微處理器的外部總線接口(External Bus Interface；EBI)用于存取或控制外部的周邊裝置，但是閃存、同步動態(tài)隨機(jī)存取內(nèi)存(SDRAM)各自擁有特定的裝置接口。原因之一是免費代理軟件接口這些類型的內(nèi)存芯片在存取內(nèi)部儲存單元(storage cell)時所需耗費的時間遠(yuǎn)遠(yuǎn)大于EBI的作業(yè)時間，另一原因是不同類型的內(nèi)存有其獨特的存取特性。例如，閃存對于儲存單元的寫入是程序化(programming)，在程序化之前必須先抹除(erase)。

SPMI的硬件結(jié)構(gòu)和軟件工程

圖 1呈現(xiàn)微處理器和各類型的內(nèi)存之間應(yīng)用軟件代理內(nèi)存接口(Software Proxy Memory Interface；SPMI)的硬件結(jié)構(gòu)(關(guān)于軟件代理接口的更多討論，請參考筆者先前發(fā)表的《軟件代理接口提升內(nèi)存存取效率》一文)。軟件程序在微處理器內(nèi)部執(zhí)行時控制二輸出腳，并且協(xié)同EBI來存取或控制各種內(nèi)存。這二輸出腳的訊號是單元存取致能(cell access enable，#CAE)以及啟動(activating，#ACT)，形成如圖 1所示的一組控制訊號，亦即‘Control 1’。由于閃存在進(jìn)行程序化和抹除時皆需耗費非常久的時間，所以使用另一組控制訊號，亦即‘Control 2’。

依據(jù)內(nèi)存的存取特性和訪問時間來撰寫其所對應(yīng)的軟件程序，軟件工程師必須適時使用EBI來傳輸數(shù)據(jù)和控制GPIO來操作內(nèi)存裝置。當(dāng)SPMI的程序代碼被微處理器執(zhí)行時，EBI和GPIO一定是循序動作；其中，EBI負(fù)責(zé)傳輸數(shù)據(jù)，GPIO負(fù)責(zé)控制儲存單元的存取，并且依據(jù)內(nèi)存的存取特性來交替使用EBI和GPIO。這是簡單介紹SPMI在軟件工程上的基本知識；順便一提，用于存取DRAM的程序代碼也可轉(zhuǎn)成微處理器的微碼(microcode)。

免費代理軟件接口實現(xiàn)靈活的內(nèi)存配置圖一

SPMI的特征

圖 2呈現(xiàn)SPMI DRAM與[DDR-n] SDRAM的差異，用來介紹SPMI的獨到特征。SPMI DRAM芯片包含控制邏輯(control logic)，但沒有自動更新(auto refresh)以及延遲鎖定回路(DLL)，這樣的硬件架構(gòu)可降低單一芯片的成本。除此之外，SDRAM的控制邏輯比SPMI DRAM更加復(fù)雜。軟件工程師可善加利用系統(tǒng)單芯片(SoC)的內(nèi)部裝置以及硬件平臺的裝置來實現(xiàn)自動更新的功能。

對于基本的自動更新，其所相關(guān)的硬件電路包含定時器，更進(jìn)階的自動更新就需要溫度傳感器；這一定時器以及溫度傳感器并不要求精確度也不要求速度。如果在SDRAM芯片內(nèi)部執(zhí)行自動更新會產(chǎn)生正比于芯片數(shù)量的功率消耗。SoC可以包含高效率處理器和低功率處理器，某些SoC也有溫度傳感器；除此之外，先進(jìn)的硬件平臺會偵測SoC與周邊芯片之間的環(huán)境溫度。因此，當(dāng)SoC在低功率運行時，SPMI的軟件程序可以使用低頻率定時器和各溫度傳感器來執(zhí)行自動更新。例如，SoC透過內(nèi)部的N模計數(shù)器來降低核心的工作頻率，然后使用圖 2所示的第一定時器、核心溫度傳感器、周邊溫度傳感器。

異步SRAM的訪問時間可以直接換算出操作頻率的極限或直接判斷存取效率的良窳，但DDR-n SDRAM的操作頻率受限于DLL的鎖定頻率(lock in frequency)，其存取效率受限于速度箱(speed bin)的數(shù)值。DLL的電路設(shè)計有其預(yù)定的頻率范圍，于是SDRAM控制器的頻率頻率不能大幅變更；這對于硬件工程師在設(shè)計硬件平臺時，不易在應(yīng)用設(shè)計與組件規(guī)格之間取得較佳的平衡；當(dāng)這一硬件平臺轉(zhuǎn)給軟件工程師之后就成了錙銖必較的軟件工程。

軟件程序與數(shù)字邏輯之間具有互換的本質(zhì)，于是SPMI的功能可以轉(zhuǎn)換成硬件控制器，此即圖 2所示的SPMI控制器。由于SPMI的動作僅是單純控制EBI和GPIO的時序，所以該控制器的硬件組件可以使用電場可程序門陣列(Field Programmable Gate Array；FPGA)，或是復(fù)合型可程序邏輯組件(Complex Programmable Logic Device；CPLD)。

(譯名解讀：原文‘Field’應(yīng)是暗喻應(yīng)用經(jīng)由橫向電場而能工作的晶體管，即「場效晶體管」(FET)；而原文‘Gate’在開發(fā)上應(yīng)不受限于「邏輯閘」，例如模擬開關(guān)也是一種閘；原文‘Complex’在硬件架構(gòu)上則是復(fù)合許多PLD。)